ued官网持续跟踪相关消息：

在最新发表于中科院ChinaXiv平台的学术论文中，华为半导体业务负责人何庭波深入探讨了芯片设计的能耗问题。这篇题为《华为3D芯片缘何未因高温失效？》的研究报告，针对外界对芯片堆叠技术可能引发过热效应的质疑给出了科学回应。

研究指出，传统芯片能耗观念存在明显误区。如果把芯片比作办公场所，能耗大头并非来自"工位运算"，而是传输过程中的"数据通勤"。在典型智能手机工作负载中，动态功耗的90%都消耗在数据移动上。这种认知颠覆为华为的"τ定律"和"逻辑折叠"技术提供了理论基础。

该技术的创新之处在于对芯片电路进行了立体重构，将原先平面布局中的长距离连线转变为垂直方向的短路径连接。实验数据显示，核心模块的关键路径最多可缩短70%，时钟布线长度减少28%，缓冲器数量从4.36万大幅降至1.9万。

实际应用效果令人惊喜：在麒麟2026芯片上，晶体管密度提升55%的同时，NPU功耗降低66%，GPU功耗下降58%。特别值得注意的是，NPU在保持29TOPS算力的前提下，工作频率降低63%，电压从0.85V降至0.55V。

然而何庭波也强调，这项技术并非完美解决方案。CPU由于任务串行特性，能效提升幅度明显小于NPU和GPU。更关键的工程挑战还包括混合键合精度、晶圆翘曲控制等工艺难题，预计需要3-5年持续攻关才能突破。

这篇论文揭示了半导体行业在EUV光刻技术受限背景下的创新路径。通过重构芯片架构，华为证明了立体堆叠的芯片不仅不会必然导致过热，反而可能实现更高的能效比。这项突破为摩尔定律接近物理极限后的半导体发展提供了新思路。

最新动态持续更新中，请锁定UED·(中国区)-官网。